1. Digitum: Repositorio Institucional de la Universidad de Murcia

Buscar por Autor Acacio Sánchez, Manuel Eugenio

Ir a una fecha de inicio:
Mostrando resultados 1 a 11 de 11
Vista previaFecha de publicaciónFecha de CreaciónTítulo
book.png2003-Mejora del rendimiento y la escalabilidad de los multiprocesadores de memoria compartida-distribuida basados en directorios / Manuel Eugenio Acacio Sánchez ; dirección José Duato Marín y José Manuel García Carrasco.
RosBardisa.pdf.jpg9-feb-201024-sep-2009Efficient and Scalable Cache Coherence for Many-Core Chip Multiprocessors
FernandezPascual.pdf.jpg9-feb-201023-jul-2007Fault-tolerant Cache Coherence Protocols for CMPs
FloresGilAntonio.pdf.jpg16-mar-201124-sep-2010Mejora del rendimiento y reducción de consumo de los procesadores multinúcleo usando redes heterogéneas
TJRTJ.pdf.jpg18-nov-20118-nov-2011Técnicas hardware para Sistemas de Memoria Transaccional de alto rendimiento en procesadores multinúcleo = Hardware techniques for High-performance Transactional Memory in many-core chip multiprocessors
tesis_doctoral-AbellánMiguel_JoséLuis.pdf.jpg23-ene-201321-dic-2012Sincronización y comunicación eficientes en arquitecturas many-core CMP = Efficient synchronization and communication in many-core chip multiprocessors
Epifanio Gaona Ramírez Tesis Doctoral sin artículos.pdf.jpg21-ene-201615-ene-2016Mejora de la eficiencia energética de sistemas de memoria transaccional hardware para arquitecturas multinúcleo
mshimchenko-supe21.pdf.jpgjun-2021-Analysing Software Prefetching Opportunities in Hardware Transactional Memory
jfeliu-micro21.pdf.jpgoct-2021-ITSLF: Inter-Thread Store-to-Load Forwarding in Simultaneous Multithreading
rtitos-tpds22.pdf.jpgene-2022-DeTraS: Delaying Stores for Friendly-Fire Mitigation in Hardware Transactional Memory
Tesis Doctoral - Francisco Muñoz Martínez.pdf.jpg6-feb-202319-dic-2022Hardware techniques for the design of efficient inference accelerators of deep neural networks
Mostrando resultados 1 a 11 de 11