Skip navigation
Inicio
Servicios
Normativa
Guía Recolecta
Equipo
Listar
Comunidades
Buscar ítems por:
Fecha Publicación
Fecha de envío
Fecha Creación
Título
Autor
Materia
Idioma
Español
English
Inicia sesión
Regístrate
Mi Digitum
Alertas
Editar perfil
Digitum: Repositorio Institucional de la Universidad de Murcia
Buscar por Autor Acacio Sánchez, Manuel Eugenio
Ir a una fecha de inicio:
(Elige año)
2024
2023
2022
2021
2020
2019
2018
2017
2016
2015
2014
2013
2012
2011
2010
2009
2008
2007
2006
2005
2004
2003
2002
2001
2000
1999
1998
1997
1996
1995
1994
1993
1992
1991
1990
1985
1980
1975
1970
1960
1950
(Elige mes)
enero
febrero
marzo
abril
mayo
junio
julio
agosto
septiembre
octubre
noviembre
diciembre
O seleccione año:
Ordenar por:
Fecha de publicación
Fecha de envío
Fecha de creación
Título
Autor
Materia
En orden:
Ascendente
Descendente
Resultados por página
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
Autor/Registro:
Todo
1
5
10
15
20
25
30
35
40
45
50
Mostrando resultados 1 a 12 de 12
Vista previa
Fecha de publicación
Fecha de Creación
Título
2003
-
Mejora del rendimiento y la escalabilidad de los multiprocesadores de memoria compartida-distribuida basados en directorios / Manuel Eugenio Acacio Sánchez ; dirección José Duato Marín y José Manuel García Carrasco.
9-feb-2010
23-jul-2007
Fault-tolerant Cache Coherence Protocols for CMPs
9-feb-2010
24-sep-2009
Efficient and Scalable Cache Coherence for Many-Core Chip Multiprocessors
16-mar-2011
24-sep-2010
Mejora del rendimiento y reducción de consumo de los procesadores multinúcleo usando redes heterogéneas
18-nov-2011
8-nov-2011
Técnicas hardware para Sistemas de Memoria Transaccional de alto rendimiento en procesadores multinúcleo = Hardware techniques for High-performance Transactional Memory in many-core chip multiprocessors
23-ene-2013
21-dic-2012
Sincronización y comunicación eficientes en arquitecturas many-core CMP = Efficient synchronization and communication in many-core chip multiprocessors
21-ene-2016
15-ene-2016
Mejora de la eficiencia energética de sistemas de memoria transaccional hardware para arquitecturas multinúcleo
jun-2021
-
Analysing Software Prefetching Opportunities in Hardware Transactional Memory
oct-2021
-
ITSLF: Inter-Thread Store-to-Load Forwarding in Simultaneous Multithreading
ene-2022
-
DeTraS: Delaying Stores for Friendly-Fire Mitigation in Hardware Transactional Memory
6-feb-2023
19-dic-2022
Hardware techniques for the design of efficient inference accelerators of deep neural networks
2024
ene-2024
Modelado de GPUs e implementación de características dentro de Accel-sim