Por favor, use este identificador para citar o enlazar este ítem:
http://hdl.handle.net/10201/34162
Twittear
| Título: | Diseño de arquitecturas para la mitigación de fallos hardware en procesadores multinúcleo = Microarchitectural approaches for hardware fault mitigation in multicore processors / Daniel Sánchez Pedreño; directores, Juan Luis Aragón Alcaraz, José Manuel García Carrasco. |
| Fecha de publicación: | 2011 |
| Editorial: | Murcia : Universidad de Murcia, Departamento de Ingeniería y Tecnología de Computadores, |
| Materias relacionadas: | 004.3(043) |
| Palabras clave: | Ordenadores Arquitectura |
| Autor/es principal/es: | Sánchez Pedreño, Daniel |
| URI: | http://hdl.handle.net/10201/34162 |
| Tipo de documento: | info:eu-repo/semantics/doctoralThesis |
| Número páginas / Extensión: | 1 v. (pág. var.) |
| Derechos: | Attribution-NonCommercial-NoDerivatives 4.0 International info:eu-repo/semantics/openAccess |
| Descripción: | Texto en inglés, resumen en español. Tesis-Universidad de Murcia. Consulte la tesis en: BCA. GENERAL. ARCHIVO UNIVERSITARIO. TM 4249. |
| Aparece en las colecciones: | Tesis doctorales sin texto completo |
Ficheros en este ítem:
No hay ficheros asociados a este ítem.
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
